FLASH TYPE MEMORY, ITS CONTROLLING METHOD, STORAGE **DEVICE, AND COMPUTER SYSTEM**

Patent Number:

JP11096779

Publication date:

1999-04-09

Inventor(s):

TANAKA KAZUYA

Applicant(s):

VICTOR CO OF JAPAN LTD

Requested Patent: JP11096779

Application Number: JP19970270520 19970917

Priority Number(s):

IPC Classification: G11C16/02; G06F12/02

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To reduce the number of times of rewriting a flash type memory and to enable executing a program on an expanded storage device.

SOLUTION: A header area and a program data area are arranged for each block in a physical address of a flash memory 12 side. However, a header area and a program data area for each block are arranged continuously in a logical address of a processor 10 side. When data included a program data area (n) is rewritten, both of a block of the data area (n) and a block of a corresponding head area are required to rewrite. However, the program data area (n) is in the same block with the corresponding head area when it is considered on the physical address. Therefore, only the block may be rewritten.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出關公開番号

特開平11-96779

(43)公開日 平成11年(1999)4月9日

(51) Int.Cl. ⁶			
G11C	16/02		

識別記号

FΙ

G11C 17/00

601A

G06F 12/02 510 G06F 12/02

510A

審査請求 未請求 請求項の数11 FD (全 18 頁)

(21)出願番号

(22)出顧日

特顧平9-270520

平成9年(1997)9月17日

(71)出願人 000004329

日本ピクター株式会社

神奈川県横浜市神奈川区守屋町3丁目12番

(72)発明者 田中 和也

神奈川県横浜市神奈川区守屋町3丁目12番

地 日本ピクター株式会社内


(74)代理人 弁理士 梶原 康稔

(54)【発明の名称】 フラッシュ型メモリ、その管理方法、記憶装置、コンピュータシステム

(57)【要約】

【課題】 フラッシュ型メモリの曹換回数を低減すると ともに、拡張記憶装置上でプログラムの実行を可能とす

【解決手段】 フラッシュメモリ側の物理アドレスで は、各ブロック毎にヘッダエリア及びプログラム・デー タエリアを配置する。しかし、プロセッサ側の論理アド レス上では、各ブロックのヘッダエリア及びプログラム ・データエリアを連続して配置する。プログラム・デー タエリアnに含まれるデータを掛き換えるときは、デー タエリアnのプロックと、対応するヘッダエリアのプロ ックも費き換える必要がある。しかし、フラッシュメモ リ12の物理アドレス上でみると、プログラム・データ エリアnは該当するヘッダエリアとともに同一ブロック 内にある。従って、そのブロックのみを書き換えればよ い。



- (A) L MITON 0

 AND 197

 (B) L MITON 1

 AND 197

 (C) L MITON 0-1

 AND 197

 (D) L MITON 1-1

 AND 197

 AN

【特許請求の範囲】

【請求項1】 ブロック単位で記憶内容を消去するフラッシュ型メモリであって、

自己のブロックの管理情報を記憶する第1の領域と、主情報を記憶する第2の領域とを、各ブロック毎に設けたことを特徴とするフラッシュ型メモリ。

【請求項2】 請求項1記載のフラッシュ型メモリを備えた記憶装置であって、

隣接するブロックの第1の領域が、連続する論理アドレスとなるように物理アドレスと論理アドレスの変換を行うアドレス変換手段を備えたことを特徴とする記憶装置。

【請求項3】 請求項1記載のフラッシュ型メモリを備えた記憶装置であって、

隣接するブロックの第2の領域が、連続する論理アドレスとなるように物理アドレスと論理アドレスの変換を行うアドレス変換手段を備えたことを特徴とする請求項2 記載の記憶装置。

【請求項4】 前記アドレス変換手段を、ワイヤードロジックによって構成したことを特徴とする請求項3記載の記憶装置。

【請求項5】 前記アドレス変換手段を、変換用のテーブルを格納したROMによって構成したことを特徴とする請求項3記載の記憶装置。

【請求項6】 前記管理情報は、そのブロックの書込回数と、そのブロックを消去した時刻を含むことを特徴とする請求項2又は3記載の記憶装置。

【請求項7】 ブロックをイレースする際に、 替込回数 が同じであれば、ブロックの消去時刻が古い方を優先的 に選択する制御手段を備えたことを特徴とする請求項4 記載の記憶装置。

【請求項8】 請求項3記載の記憶装置を備えたコンピュータシステムであって、

前記フラッシュ型メモリ上で、前記第2の領域に記憶されているプログラムを実行するプロセッサを含むことを 特徴とするコンピュータシステム。

【請求項9】 ブロック単位で記憶内容を消去するフラッシュ型メモリの管理方法であって、

自己のブロックの管理情報を記憶する第1の領域と、主情報を記憶する第2の領域とを、各ブロック毎に設けることを特徴とするフラッシュ型メモリの管理方法。

【請求項10】 隣接するプロックの第1の領域が連続する論理アドレスとなるように、物理アドレスと論理アドレスの変換を行うことを特徴とする請求項9記載のフラッシュ型メモリの管理方法。

【請求項11】 隣接するブロックの第2の領域が連続する論理アドレスとなるように、物理アドレスと論理アドレスの変換を行うことを特徴とする請求項10記載のフラッシュ型メモリの管理方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、フラッシュ型メモリ、その管理方法、記憶装置、コンピュータシステムにかかり、更に具体的には、フラッシュ型メモリの効率的な管理手法の改良に関するものである。

[0002]

【背景技術】一般にフラッシュタイプのフローティングゲートトランジスタを含む電気的に消去可能なプログラマブル読出専用メモリ(EEPROM)は、現在市場で容易に入手できる。これらのいわゆるフラッシュメモリは、機能・性能面でEPROMメモリと類似した不揮発メモリであり、メモリ内で分割されているブロックを消去する回路内プログラマブル動作を可能にするという機能を更に有する。フラッシュメモリでは、以前に書き込まれたブロック領域を前もって消去することで、その内容の書き換えが行われる。

【0003】 典型的なコンピュータシステムでは、オペレーティングシステム(以下、単に「OS」という)のプログラムがそのシステムのデータ記憶装置のデータ管理を担う。OSプログラムとの互換性を達成するために必要かつ十分であるデータ記憶装置のアトリビュート(属性)は、データ記憶装置のいかなる位置からもデータを読み出すことができ、これにデータを書き込むことができることである。しかし、フラッシュメモリの場合、データが既に書き込まれている領域には、その領域のデータを消去しなければデータを書き込むことはできない。このため、フラッシュメモリは、典型的な既存のOSプログラムとは互換性がない。

【0004】このような点に着目し、既存のOSプログラムによってフラッシュメモリを管理することを可能にするソフトウエアが先行技術において提案されている。この先行技術のプログラムでは、フラッシュメモリを「曹込み1回読出し複数回」の装置として動作させるか、「曹込み複数回読出し複数回」の装置として動作させている。前者は、以前に書き込まれているメモリ領域を再利用することはできない装置であり、補助記憶装置や拡張記憶装置として使用できる。後者は、以前に書き込まれているメモリ領域を再利用可能とし、その領域中にはフラッシュメモリの書き換回数を少なくするような制御を持つ補助記憶装置(半導体ファイル記憶装置)がある。

[0005]

【発明が解決しようとする課題】上述のような先行技術に見られる装置によれば、フラッシュメモリを使用した拡張記憶装置上では曹換回数が少なくなるような制御構造を持たずにROMエグゼキュータブルなプログラムを動作させている。つまり、フラッシュメモリのデータを審き換えるときは、全ブロックを一括して消去し、その後、データを記憶させる必要がある。また、フラッシュメモリの曹換回数を少なくするような制御構造を持つ装

置としては補助記憶装置(半導体ファイル記憶装置)があるものの、フラッシュメモリを使用した拡張記憶装置上でプログラムの実行を可能とする装置にはない。補助記憶装置において哲換回数を少なくするためにその情報(普換回数テーブル)を異なるメモリ上に記憶する方式があるが、コスト高となる。また、同一フラッシュメモリ上に記憶する方式では、データを完全に連続的な配置できることができない。

【0006】この発明は、以上の点に着目したもので、その目的は、フラッシュメモリを使用した拡張記憶装置上で、フラッシュメモリの脅換回数を少なくするような制御構造を持つ装置を提供することである。また、他の目的は、主記憶装置上でプログラムをロードすることなく、拡張記憶装置上でプログラムの実行を可能とすることである。更に他の目的は、フラッショメモリを使用した補助記憶装置として、替換回数を少なくする制御構造をもちながら、連続的な論理アドレスを不連続な物理アドレスに変換するメモリ管理装置によって、隣接するブロックのデータ領域ブロックを、アクセス可能とすることである。

[0007]

【課題を解決するための手段】前記目的を達成するため、本発明のフラッシュ型メモリは、自己のブロックの管理情報を記憶する第1の領域と、主情報を記憶する第2の領域とを、各ブロック毎に設けたことを特徴とする。本発明の記憶装置は、前記フラッシュ型メモリ、の隣接するプロックの第1の領域もしくは第2の領域が、連続する論理アドレスとなるように物理アドレスとなるように物理アドレスとなるように物理アドレスとなるように物理アドレスとなるように物理アドレスを換手段を備えたことを特徴とする。前記アドレス変換手段は、例えば、ワイヤードロジックによって構成される。また、前記管理「ロックを消去した時刻とが含まれる。他の発明は、ブロックを消去した時刻とが含まれる。他の発明は、ブロックを消去した時刻とが含まれる。他の発明は、ブロックをイレースする際に、むとを特徴とする。

【0008】本発明のコンピュータシステムは、前記フラッシュ型メモリ上で、前記第2の領域に記憶されているプログラムを実行するプロセッサを含むことを特徴とする。本発明のフラッシュ型メモリの管理方法は、自己のブロックの管理情報を記憶する第1の領域と、主情報を記憶する第2の領域とを、各ブロック毎に設けることを特徴とする。主要な形態の一つは、隣接するブロックの第1の領域が連続する論理アドレスとなるように、物理アドレスと論理アドレスの変換を行うことを特徴とする。他の形態は、隣接するブロックの第2の領域が連続する論理アドレスとなるように、物理アドレスと論理アドレスの変換を行うことを特徴とする。

【0009】この発明の前記及び他の目的,特徴,利点

は、以下の詳細な説明及び添付図面から明瞭になろう。 【0010】

【発明の実施の形態】以下、本発明の実施の形態について詳細に説明する。本発明は、例えば図1に示すように、プロセッサ10.フラッシュメモリ12およびその制御装置14を含む拡張もしくは補助の記憶装置、RAM(主記憶装置)16を含むコンピュータシステムに適用される。フラッシュメモリ12は、その書換回数を少なくなるようにするために、フラッシュメモリ12のプログラム・プログラム・ブータを記憶する領域(プログラム・データエリア)を持つ(後述する図4参照)。フラッシュメモリ制御装置14は、フラッシュメモリ12へのリード、ライト、チップセレクトなどの信号を生成し、プロセッサ10からフラッシュメモリ12をインターフェース(I/F)する役割を担う。

【0011】ヘッダエリアには、例えばイレースの回数や時刻を記述する。ここで、プロセッサ10の論理アドレスをフラッシュメモリ12のプロック数の単位に分割してフラッシュメモリ12の曹換回数の低減とフラッシュメモリ12の管理方法が簡単になる。すなわち、脅換えるべきデータが複数のブロックに跨っていると、それら複数のブロックについて脅換処理を行わなければならない。しかし、沓換えるべきデータが一つのブロック内にあれば、そのブロックのみを脅換えればよく、フラッシュメモリ12の曹換回数を低減して管理を簡略化することができる。

【0012】そこで、図2に示す装置を用いて、図3に 示すメモリマッピングを行う。つまり、ヘッダエリアや プログラム・データエリアを、プロック数の単位にそれ ぞれ分割する。そして分割された各エリアを、フラッシ ュメモリの中に効率よくブロック単位で配置する。すな わち、同時に沓換えが必要となる分割ヘッダエリアと分 割プログラム・データエリアが、同一のブロックに含ま れるように配置する。このような配置は、プロセッサー 0の論理アドレスをフラッシュメモリ12の物理アドレ スに変換するアドレス変換装置20によって実現する。 【0013】図4に、ブロック構造を持つフラッシュメ モリ12のメモリマップの一例を示す。この例は、1ブ ロックがLバイトで、かつ全体でm+1ブロックをも つ、L×(m+1)パイトを記憶できるフラッシュメモ リである。各プロックを管理するためにフラッシュメモ リ12の背換回数などの情報を持つヘッダエリアとし て、Pバイト必要であるとすると、全体でP×(m+ 1) バイトのヘッダエリアが必要である。従って、この システムは、(L-P)×(m+1)バイトのプログラ ム・データエリアを持つことになる。

【0014】このようなエリア構成のフラッシュメモリ

12に対し、図2に示したアドレス変換装置18による変換を行う。詳述すると、図5に示すように、プロセッサ10の論理アドレスでは各ブロックのヘッダエリアを順にブロック0、ブロック1、……,ブロックmのように連続して配置する。一方、プログラム・データエリアについては、順にブロック0、ブロック1、……,ブロックmとヘッダエリア部分を抜いて連続した配置とする。これによって、各ブロックのヘッダエリアが、それぞれ連続する論理アドレスで配置されることになる。また同様に、各ブロックのプログラム・データエリアも、それぞれ連続する論理アドレスで配置されることになる。

【0015】このようなアドレス配置において、例えばプログラム・データエリアnに含まれるデータを書き換える必要が生じたとする。プロセッサ10の論理アドレス上でみると、プログラム・データエリアnのヘッダエリアが含まれるブロックと、プログラム・データエリアnに相当するブロックの合計2つのブロックを書き換えなければならない。しかし、フラッシュメモリ12の物理アドレス上でみると、プログラム・データエリアnは該当するヘッダエリアとともに同一ブロック内にある。従って、そのブロックのみを書き換えればよい。

【0016】このように、本形態によれば、フラッシュメモリの曹換回数を低減する高速の管理プログラムがヘッダエリアの情報を読み、実行プログラムやデータの曹換えや追記を簡便に実現できる。また、論理アドレス上でプログラム・データエリアのブロック間が連続的に配置しているため、無駄な空きスペースのないデータ構造を持つ拡張記憶装置および補助記憶装置を実現でき、かつフラッシュメモリ上での実行プログラムの動作が可能となる。更に、ヘッダエリアは、自己が管理するブロックの中に記憶されることになるため、ヘッダエリアのための別個のメモリ領域を必要としない。

【0017】フラッシュメモリの各ブロックの管理方法を説明すると、最初はすべて、ヘッダエリアには「FFh(16進表示)」が記憶されている。フラッシュメモリは、初期化しなければ拡張記憶装置や補助記憶装置として使用できないため、ブロック0のヘッダエリアに替換回数0回と現時刻を記憶し、同様にブロック1のヘッダエリアに替換回数0回と現時刻を記憶し、……という具合に昇順で最後のブロックまで繰り返し記憶する。

【0018】拡張記憶装置や補助記憶装置としてフラッシュメモリを使用するシステムでは、データや実行プログラムは追記させる構造でメモリに記憶させるのが通例である。この追記させる構造では、更新されたデータや実行プログラムは通記されるが、以前のデータや実行プログラムは無効となるような構造を持っている。そして、繰り返しデータや実行プログラムが更新されていくと、無駄なメモリエリアが拡大していく。そこで、フラッシュメモリ上のメモリ領域の再配置を行う必要があ

る。そのとき、イレースするブロックの候補として、書換回数の少ないブロック優先してイレースする。このとき、書換回数が同じブロックが複数あり、いずれかをイレースする必要があるときは、前回のブロック消去時刻の古い方を優先してイレースする。

【0019】実際にブロックを消去するときであるが、そのブロックのヘッダエリアに記憶している以前の曹換回数「U」を一時的に別メモリあるいはレジスタに保持し、その後フラッシュメモリのブロックを消去させるプログラムによって目的とするブロック(ヘッダエリア及びデータ・プログラムエリア)を消去して初期化する。その後すぐに、そのブロックのヘッダエリアに以前の曹換回数に「1」インクリメントした値「U+1」を曹き込み、同時に現時刻も曹き込む。そして必要に応じて、データ・プログラムを再配置する。以下、本形態の実施例について説明する。

[0020]

【実施例1】図1に示したような、汎用CPUもしくは 汎用マイコンであるプロセッサ10,、高速にアクセス 可能なRAM16,フラッシュメモリ12及びその制御 装置14を含む拡張記憶装置もしくは補助記憶装置をも つようなシステムにおいて、本実施例では、拡張記憶装 置もしくは補助記憶装置に使用するフラッシュメモリ1 2として、2メガビット×8で合計32個の64Kバイトのプロックをもつものを搭載したとする。

【0021】このフラッシュメモリ12は、図6に示すような物理アドレスのメモリマップを持つ。各プロックは、OSプログラム又は制御プログラムが管理するために、1ブロック毎に自己のヘッダエリアを持つ。ヘッダエリアには、その内容として、ブロックの消去回数や消去した時刻などを図7に示すような構造で記録されており、16バイト分の容量をとる。なお、図7中に示すアドレスは、フラッシュメモリ12の物理アドレスである。ブロックnのヘッダエリアに記憶されている内容を参照して、OSプログラム又は制御プログラムがブロックnの消去や書換えを管理する。

【0022】フラッシュメモリ12の物理アドレスは、プロセッサ10から見た論理アドレスに変換され、図3もしくは図5に示したように、各プロックのヘッダエリアや、プログラム・データエリアのプロックが連続するようになる。この論理アドレスと物理アドレスとの変換の計算式の一例を示すと、以下のようになる。なお、数値nは、10進数表記で0から31までの数字である。このnを16進数に変換した数値をN(h)とする。物理アドレスの値を「16進数: [PA(h)], PA[20:0]」とし、論理アドレスの値を「16進数: [LA(h)], LA[20:0]」とし、ブロックN(h)を用いて変換式を示すと、以下のようになる。【0023】

IF $(000000h \leq LA(h) \leq 00FFEFh)$ PA(h) = LA(h)ELSE IF $(00FFF0h \le LA(h) \le 01FFDFh)$ PA(h) = LA(h) + 10(h)ELSE IF $(00FFE0h \leq LA(h) \leq 02FFCFh)$ PA(h) = LA(h) + 20(h)ELSE IF $(02FFD0h \leq LA(h) \leq 03FFBFh)$ PA(h) = LA(h) + 30(h)ELSE IF $(03FFC0h \le LA(h) \le 04FFAFh)$ PA(h) = LA(h) + 40(h)ELSE IF $(0.4 FFB0h \le LA(h) \le 0.5 FF9Fh)$ PA(h) = LA(h) + 50(h)ELSE IF $(05FFAOh \leq LA(h) \leq 06FF8Fh)$ PA(h) = LA(h) + 60(h)ELSE IF $(06FF90h \leq LA(h) \leq 07FF7Fh)$ PA(h) = LA(h) + 70(h)ELSE IF $(07FF80h \le LA(h) \le 08FF6Fh)$ PA(h) = LA(h) + 80(h)ELSE IF $(08FF70h \le LA(h) \le 09FF5Fh)$ PA(h) = LA(h) + 90(h)ELSE IF $(09FF60h \le LA(h) \le 0AFF4Fh)$ PA(h) = LA(h) + AO(h)ELSE IF $(0AFF50h \le LA(h) \le 0BFF3Fh)$ PA(h) = LA(h) + BO(h)ELSE IF $(OBFF4Oh \leq LA(h) \leq OCFF2Fh)$ PA(h) = LA(h) + CO(h)ELSE IF $(OCFF30h \leq LA(h) \leq ODFF1Fh)$ PA(h) = LA(h) + DO(h)ELSE IF $(ODFF20h \leq LA(h) \leq OEFF0Fh)$ PA(h) = LA(h) + EO(h)ELSE IF $(OEFFIOh \leq LA(h) \leq OFFEFFh)$ PA(h) = LA(h) + FO(h)ELSE IF $(OFFFOOh \leq LA (h) \leq 1OFEEFh)$ PA(h) = LA(h) + 100(h)ELSE IF $(10FEFOh \leq LA(h) \leq 11FEDFh)$ PA(h) = LA(h) + 110F(h)ELSE IF (11FEEOh \leq LA (h) \leq 12FECFh) PA(h) = LA(h) + 120(h)ELSE IF $(12FEDOh \leq LA (h) \leq 13FEBFh)$ PA(h) = LA(h) + 130(h)ELSE IF $(13FECOh \leq LA(h) \leq 14FEAFh)$ PA(h) = LA(h) + 140(h)ELSE IF $(14FEBOh \leq LA (h) \leq 15FE9Fh)$ PA(h) = LA(h) + 150(h)ELSE IF $(15FEAOh \leq LA(h) \leq 16FE8Fh)$ PA(h) = LA(h) + 160(h)ELSE IF $(16FE90h \leq LA(h) \leq 17FE7Fh)$ PA(h) = LA(h) + 170(h)ELSE IF (17FE80h \leq LA (h) \leq 18FE6Fh) PA(h) = LA(h) + 180(h)

```
ELSE IF (18FE70h \leq LA(h) \leq 19FE5Fh)
          PA(h) = LA(h) + 190(h)
ELSE IF (19FE60h \leq LA(h) \leq 1AFE4Fh)
          PA(h) = LA(h) + 1AO(h)
ELSE IF (1AFE50h \le LA(h) \le 1BFE3Fh)
          PA(h) = LA(h) + 1BO(h)
ELSE IF (1BFE40h\leqLA(h)\leq1CFE2Fh)
          PA(h) = LA(h) + 1CO(h)
ELSE IF (1CFE30h\leqLA(h)\leq1DFE1Fh)
          PA(h) = LA(h) + 1DO(h)
ELSE IF (1DFE20h\leqLA(h)\leq1EFE0Fh)
          PA(h) = LA(h) + 1EO(h)
ELSE IF (1EFE10h\leqLA (h) \leq1FFDFFh)
          PA(h) = LA(h) + 1FO(h)
ELSE IF (1FFE00h\leqLA (h) \leq1FFE0Fh)
          PA(h) = LA(h) - 1EFE10(h)
ELSE IF (1FFE10h\leqLA(h)\leq1FFE1Fh)
          PA(h) = LA(h) - 1DFE20(h)
ELSE IF (1 FFE20h \leq LA(h) \leq 1 FFE2Fh)
          PA(h) = LA(h) - 1CFE30(h)
ELSE IF (1FFE30h\leqLA (h) \leq1FFE3Fh)
          PA(h) = LA(h) - 1BFE40(h)
ELSE IF (1FFE40h\leqLA(h)\leq1FFE4Fh)
          PA(h) = LA(h) - 1AFE50(h)
ELSE IF (1 FFE 50 h \le LA (h) \le 1 FFE 5Fh)
          PA(h) = LA(h) - 19FE60(h)
ELSE IF (1 FFE 60 h \le LA (h) \le 1 FFE 6Fh)
          PA(h) = LA(h) - 18FE70(h)
ELSE IF (1 FFE70h \leq LA(h) \leq 1 FFE7Fh)
          PA(h) = LA(h) - 17FE80(h)
ELSE IF (1FFE80h\leqLA(h)\leq1FFE8Fh)
          PA(h) = LA(h) - 16FE90(h)
ELSE IF (1FFE90h \leq LA(h) \leq 1FFE9Fh)
          PA(h) = LA(h) - 15FEAO(h)
ELSE IF (1FFEAOh\leqLA (h) \leq1FFEAFh)
          PA(h) = LA(h) - 14FEBO(h)
ELSE IF (1FFEBOh \leq LA (h) \leq 1FFEBFh)
          PA(h) = LA(h) - 13FECO(h)
ELSE IF (1FFECOh≤LA (h) ≤1FFECFh)
          PA(h) = LA(h) - 12FEDO(h)
ELSE IF (1FFEDOh \leq LA(h) \leq 1FFEDFh)
          PA(h) = LA(h) - 11FEEO(h)
ELSE IF (iFFEEOh≤LA (h) ≤1FFEEFh)
          PA(h) = LA(h) - 10FEFO(h)
ELSE IF (1FFEFOh≤LA (h) ≤1FFEFFh)
          PA(h) = LA(h) - FFFOO(h)
ELSE IF (1FFF00h≤LA (h) ≤1FFF0Fh)
          PA(h) = LA(h) - EFF10(h)
ELSE IF (1FFF10h≤LA (h) ≤1FFF1Fh)
          PA(h) = LA(h) - DFF20(h)
```

```
ELSE IF (1FFF20h≤LA(h)≤1FFF2Fh)
          PA(h) = LA(h) - CFF30(h)
ELSE IF (1FFF30h≤LA(h)≤1FFF3Fh)
          PA(h) = LA(h) - BFF40(h)
ELSE IF (1FFF40h\leqLA(h)\leq1FFF4Fh)
          PA(h) = LA(h) - AFF50(h)
ELSE IF (1FFF50h \leq LA(h) \leq 1FFF5Fh)
          PA(h) = LA(h) - 9FF60(h)
ELSE IF (1FFF60h\leqLA(h)\leq1FFF6Fh)
          PA(h) = LA(h) - 8FF70(h)
ELSE IF (1FFF70h \leq LA(h) \leq 1FFF7Fh)
          PA(h) = LA(h) - 7FF80(h)
ELSE IF (1FFF80h\leqLA (h) \leq1FFF8Fh)
          PA(h) = LA(h) - 6FF90(h)
ELSE IF (1FFF90h \leq LA(h) \leq 1FFF9Fh)
          PA(h) = LA(h) - 5FFAO(h)
ELSE IF (1FFFAOh≤LA (h) ≤1FFFAFh)
          PA(h) = LA(h) - 4FFBO(h)
ELSE IF (1FFFB0h≤LA (h) ≤1FFFBFh)
          PA(h) = LA(h) - 3FFCO(h)
ELSE IF (1FFFC0h\leqLA (h) \leq1FFFCFh)
          PA(h) = LA(h) - 2FFDO(h)
ELSE IF (1FFFD0h\leqLA (h) \leq1FFFDFh)
          PA(h) = LA(h) - 1 FFEO(h)
ELSE IF (1FFFE0h\leqLA (h) \leq1FFFEFh)
          PA(h) = LA(h) - FFFO(h)
ELSE IF (1FFFF0h≤LA (h) ≤1FFFFFh)
          PA(h) = LA(h)
```

【0024】一例を示すと、最初の IF (00000h≤LA (h) ≤00FFEFh) PA (h) =LA (h) 論理アドレスLA(h)と同じ値であることを意味する。

【0025】同様に、

は、論理アドレスLA (h) が000000hと00F FEFhの間にあるときに、物理アドレスPA (h) は

> ELSE IF $(0.0 \text{ FFFOh} \leq \text{LA (h)} \leq 0.1 \text{ FFDFh})$ PA (h) = LA (h) + 10 (h)

は、論理アドレスLA (h) が 0 0 F F F 0 h と 0 1 F F D F h の間にあるときに、物理アドレス P A (h) は 論理アドレス L A (h) に 1 O (h) 加算した値である ことを意味する。以下、同様である。

【0026】次に、図2のアドレス変換装置18を、上述したアドレス変換式を用いてワイヤードロジックで構成し、フラッシュメモリ12の制御装置14とともにプロセッサ10とI/Fをとる。本実施例のフラッシュメモリ12のプロック管理方法を説明すると、上述したように、最初に各プロックのヘッダエリアの初期化(イニシャライズ)を行う。初期化の一例を示すと、次のようになる。

【0027】プロック0のヘッダエリアでは、物理アドレスPA [20:0]の「00FFFDh」から「00FFFFh」にそれぞれ「00h」を替き込み、「00

FFF6h」から「00FFFBhに」現在の時刻をそれぞれ費き込む。次に、ブロック1のヘッダエリアでは、物理アドレスPA[20:0]の「01FFFDh」から「01FFFBh」にそれぞれ「00h」を費き込み、「01FFF6h」から「01FFFBh」に現在の時刻をそれぞれ費き込む。………そして、昇順ブロック××hのヘッダエリアでは、物理アドレスPA[20:0]の「x×FFFFh」にそれぞれ「00h」を費き込み、「x×FFF6h」にそれぞれ「00h」を費き込み、「x×FFF6h」に現在の時刻をそれぞれ費き込む。………最終ブロック1Fhのヘッダエリアでは、物理アドレスPA[20:0]の「1FFFFDh」から「1FFFFBh」にそれぞれ「00h」を費き込み、「1FFFF6h」から「1FFFFBh」に現在の時刻をそれぞれ費き込んで初期化を終了する。

【0028】拡張記憶装置あるいは補助記憶装置として フラッシュメモリを用いた本システムでは、データや実 行プログラムなどは追記する手法で新たに更新していく ことになる。この手法自体は従来の手法と同様である。 しかし、データや実行プログラムの更新を繰り返す度 に、不要なメモリエリアが拡大していく。そこで、デー タや実行プログラムの更新により不要となったデータ・ 実行プログラムやメモリフラグメンテーションを削除す るために、メモリデータの再配置(デフラグメンテーシ ョン)を行い、不要なメモリエリアの縮小と再利用エリ アの拡大を図るようにする。このとき、イレースするブ ロックの候補として、上述したように督換回数の少ない 方のブロックを優先して消去する。もし、曹換回数が同 じで2つ以上の候補があるときは、その候補の以前の消 去時刻の古いブロックを優先してイレースすることにす る。この処理は、デフラグメンテーションプログラムに より、プロセッサ10がフラッシュメモリ制御装置14 を介して行う。

【0029】具体的には、優先的に選ばれたブロックのヘッダエリアに記憶されている曹換回数「V」を他のメモリあるいはレジスタに記憶し、そして次に該当ブロックをイレースするためのプログラム(イレースシーケンスルーチン)の実行に移る。このプログラムが終了後、そのブロックはイレースされたことになる。そして直ちに、ヘッダエリアの更新を行う。すなわち、曹換回数を以前の回数に1インクリメントした値「V+1」として新たに費き込み、更に現在の時刻を費き込む。この作業の終了後、通常のデータなどの追記や読み出しができる

状態に戻す。

[0030]

【実施例2】この実施例2では、拡張記憶装置もしくは 補助記憶装置に使用するフラッシュメモリ12として、 1メガビット×16で合計32個の32キロワードのブ ロックをもつものを搭載したシステム構成となってい る。このフラッシュメモリは、図8に示すような物理ア ドレスのメモリマップを持つ。前記実施例と同様に、各 ブロックは、OSプログラム又は制御プログラムが管理 するために、1ブロック毎に自己のヘッダエリアを持 つ。その内容であるブロックの消去回数や消去した時刻 などは、図9に示すような構造で8ワード分をとる。な お、図9中に示すアドレスは、フラッシュメモリ12の 物理アドレスである。プロックnのヘッダエリアに記憶 されている内容を参照して、OSプログラム又は制御プ ログラムがブロックnのブロック消去や費き換えを管理 する。この管理方法は、前記実施例1と同様の手法で対 応できる。

【0031】次に、各ブロックのヘッダエリアやプログラム・データエリアのブロックが連続するように、アドレス変換を行う。この論理アドレスから物理アドレスへのアドレス変換の計算式の一例を示すと、以下のようになる。なお、数値n、数値N(h)、物理アドレスの値[PA(h)]、PA[20:1]、論理アドレスの値[LA(h)]、LA[20:1]は、前記実施例と同様である。

[0032]

```
IF (00000h \le LA (h) \le 0.7 FF7h)
            PA(h) = LA(h)
ELSE IF (0.7 \text{ FF8 h} \leq \text{LA (h)} \leq 0 \text{ FFEFh})
            PA(h) = LA(h) + 8(h)
ELSE IF (0 FFFOh \leq LA (h) \leq 17FE7h)
           PA(h) = LA(h) + 10(h)
ELSE IF (17FE8h \le LA (h) \le 1FFDFh)
           PA(h) = LA(h) + 18(h)
ELSE IF (1FFE0h\leqLA (h) \leq27FD7h)
           PA(h) = LA(h) + 20(h)
ELSE IF (27FD8h \le LA(h) \le 2FFCFh)
           PA(h) = LA(h) + 28(h)
ELSE IF (2FFD0h \leq LA(h) \leq 37FC7h)
           PA(h) = LA(h) + 30(h)
ELSE IF (37FC8h \le LA(h) \le 3FFBFh)
           PA(h) = LA(h) + 38(h)
ELSE IF (3FFCOh \leq LA(h) \leq 47FB7h)
           PA(h) = LA(h) + 40(h)
ELSE IF (47FB8h \leq LA(h) \leq 4FFAFh)
           PA(h) = LA(h) + 48(h)
ELSE IF (4FFBOh \leq LA(h) \leq 57FA7h)
           PA(h) = LA(h) + 50(h)
```

ELSE IF $(57FA8h \leq LA(h) \leq 5FF9Fh)$ PA(h) = LA(h) + 58(h)ELSE IF $(5FFAOh \leq LA(h) \leq 67F97h)$ PA(h) = LA(h) + 60(h)ELSE IF $(67F98h \leq LA(h) \leq 6FF8Fh)$ PA(h) = LA(h) + 68(h)ELSE IF $(6FF90h \leq LA(h) \leq 77F87h)$ PA(h) = LA(h) + 70(h)ELSE IF $(77F88h \leq LA(h) \leq 7FF7Fh)$ PA(h) = LA(h) + 78(h)ELSE IF $(7FF80h \leq LA(h) \leq 87F77h)$ PA(h) = LA(h) + 80(h)ELSE IF $(87F78h \le LA (h) \le 8FF6Fh)$ PA(h) = LA(h) + 88(h)ELSE IF $(8FF70h \leq LA(h) \leq 97F67h)$ PA(h) = LA(h) + 90(h)ELSE IF $(97F68h \le LA(h) \le 9FF5Fh)$ PA(h) = LA(h) + 98(h)ELSE IF $(9FF60h \leq LA(h) \leq A7F57h)$ PA(h) = LA(h) + AO(h)ELSE IF $(A7F58h \le LA(h) \le AFF4Fh)$ PA(h) = LA(h) + A8(h)ELSE IF $(AFF50h \leq LA(h) \leq B7F47h)$ PA(h) = LA(h) + BO(h)ELSE IF $(B7F48h \le LA(h) \le BFF3Fh)$ PA(h) = LA(h) + B8(h)ELSE IF $(BFF40h \leq LA(h) \leq C7F37h)$ PA(h) = LA(h) + CO(h)ELSE IF $(C7F38h \leq LA(h) \leq CFF2Fh)$ PA(h) = LA(h) + C8(h)ELSE IF (CFF30h \leq LA (h) \leq D7F27h) PA(h) = LA(h) + DO(h)ELSE IF $(D7F28h \le LA(h) \le DFF1Fh)$ PA(h) = LA(h) + D8(h)ELSE IF (DFF20h \leq LA (h) \leq E7F17h) PA(h) = LA(h) + EO(h)ELSE IF $(E7F18h \le LA(h) \le EFF0Fh)$ PA(h) = LA(h) + E8(h)ELSE IF (EFF10h \leq LA (h) \leq F7F07h) PA(h) = LA(h) + FO(h)ELSE IF $(F7F08h \le LA (h) \le FFEFFh)$ PA(h) = LA(h) + F8(h)ELSE IF (FFF00h≤LA (h) ≤FFF07h) PA(h) = LA(h) - F7F08hELSE IF (FFF08h \leq LA (h) \leq FFF0Fh) PA(h) = LA(h) - EFF10hELSE IF (FFF10h \(\) LA (h) \(\) FFF17h) PA(h) = LA(h) - E7F18h

ELSE IF (FFF18h \leq LA (h) \leq FFF1Fh)

PA(h) = LA(h) - DFF20h

ELSE IF (FFF20h≤LA (h) ≤FFF27h) PA(h) = LA(h) - D7F28hELSE IF (FFF28 $h \le LA$ (h) $\le FFF2Fh$) PA(h) = LA(h) - CFF30hELSE IF (FFF30h \leq LA (h) \leq FFF37h) PA(h) = LA(h) - C7F38hELSE IF (FFF38h \leq LA(h) \leq FFF3Fh) PA(h) = LA(h) - BFF40hELSE IF (FFF40h \leq LA (h) \leq FFF47h) PA(h) = LA(h) - B7F48hELSE IF (FFF48 $h \le LA$ (h) $\le FFF4Fh$) PA(h) = LA(h) - AFF50hELSE IF (FFF50h \leq LA (h) \leq FFF57h) PA(h) = LA(h) - A7F58hELSE IF (FFF58h \leq LA (h) \leq FFF5Fh) PA(h) = LA(h) - 9FF60hELSE IF (FFF60h \leq LA (h) \leq FFF67h) PA(h) = LA(h) - 97F68hELSE IF (FFF68h \leq LA (h) \leq FFF6Fh) PA(h) = LA(h) - 8FF70hELSE IF (FFF70h \leq LA (h) \leq FFF77h) PA(h) = LA(h) - 87F78hELSE IF (FFF78 $h \le LA$ (h) $\le FFF7Fh$) PA(h) = LA(h) - 7FF80hELSE IF (FFF80h \leq LA (h) \leq FFF87h) PA(h) = LA(h) - 77F88hELSE IF (FFF88h \leq LA (h) \leq FFF8Fh) PA(h) = LA(h) - 6FF90hELSE IF (FFF90h \leq LA (h) \leq FFF97h) PA(h) = LA(h) - 67F98hELSE IF (FFF98h \leq LA (h) \leq FFF9Fh) PA(h) = LA(h) - 5FFAOhELSE IF (FFFAOh \leq LA (h) \leq FFFA7h) PA(h) = LA(h) - 57FA8hELSE IF (FFFA8h \leq LA (h) \leq FFFAFh) PA(h) = LA(h) - 4FFBOhELSE IF (FFFBOh \leq LA (h) \leq FFFB7h) PA(h) = LA(h) - 47FB8hELSE IF (FFFB8h \leq LA (h) \leq FFFBFh) PA(h) = LA(h) - 3FFCOhELSE IF (FFFCOh \leq LA (h) \leq FFFC7h) PA(h) = LA(h) - 37FC8hELSE IF (FFFC8h \leq LA (h) \leq FFFCFh) PA(h) = LA(h) - 2FFDOhELSE IF (FFFDOh≤LA (h) ≤FFFD7h) PA(h) = LA(h) - 27FD8hELSE IF (FFFD8h \leq LA (h) \leq FFFDFh) PA(h) = LA(h) - 1 FFEOhELSE IF (FFFEOh≤LA (h) ≤FFFE7h)

PA(h) = LA(h) - 17FE8h

ELSE IF (FFFE8h \leq LA (h) \leq FFFEFh) PA (h) =LA (h) -FFFOh ELSE IF (FFFFOh \leq LA (h) \leq FFFFF7h) PA (h) =LA (h) -7FF8h ELSE IF (FFFF8h \leq LA (h) \leq FFFFFFh) PA (h) =LA (h)

【0033】次に、図2のアドレス変換装置18を、上述したアドレス変換式を用いてワイヤードロジックで構成し、フラッシュメモリ12の制御装置14とともにプロセッサ10とI/Fをとる。このようにして、前記実施例と同様に、ヘッダエリアにおける費換えの管理・制御とプログラム・データエリアのブロック間を連続化するアドレスマップへの変換が可能となる。

[0034]

【他の実施例】この発明には数多くの実施の形態があり、以上の開示に基づいて多様に改変することが可能である。例えば、次のようなものも含まれる。

(1)前記実施例1,2では、ハードロジックによってアドレス変換装置を実現したが、アドレス変換用のROMを使用し、テーブル参照方式によって論理アドレスから物理アドレスへのアドレス変換を行うようにしてもよい。すなわち、論理アドレスをROMのアドレス側に供給し、物理アドレスをROMのデータ側から出力する。ROMのチップイネーブルやアウトプットイネーブルはアサートしたままにして、アドレスコントロールとする。このROMに、前記実施例で示したようなアドレス変換式を展開したテーブルを記憶すればよい。

【0035】(2)前記形態はフラッシュメモリに本発明を適用したものであるが、他の類似するメモリがフラッシュメモリと同じ曹込み、読出し機能を備えており、かつ、書込前プロック消去特性を有するメモリであれば、同様に適用可能である。

(3)前記実施例は、バイト単位やワード(16ビットや32ビット)単位による操作の場合であるが、他のデータ単位であっても、同様に適用可能である。

[0036]

【発明の効果】以上説明したように、本発明によれば、 次のような効果がある。

(1)対応するヘッダエリアとプログラム・データエリアが、メモリの同一プロック内となるようにアドレス変換を行うので、ブロックの沓換回数を低減して、高速のアクセスが可能となる。また、ヘッダエリア用のメモリを

必要とせず、コストの削減を可能にする。

(2)アドレス変換によって、プロセッサ側からみたときにプログラム・データエリアのプロックが連続するようになり、メモリ領域の無駄を省くとともに、主記憶装置に実行プログラムをロードすることなく、拡張記憶装置もしくは補助記憶装置上でプログラムの実行が可能となる

【図面の簡単な説明】

【図1】本発明を利用したシステムの一例のブロック図である。

【図2】本発明の一形態の主要部を示すブロック図である。

【図3】論理アドレスから物理アドレスにアドレス変換するための、メモリマッピングの手法を示す概念図である。

【図4】プロック消去機能をもつ汎用のフラッシュメモリにおける物理アドレスのメモリマッピングと、ヘッダエリア及びプログラム・データエリアの関係を示す図である。

【図5】フラッシュメモリの物理アドレスとプロセッサ の論理アドレスの関係を示す図である。

【図 6】実施例 1 におけるフラッシュメモリのメモリマップを示す図である。

【図7】実施例1におけるフラッシュメモリのブロック nにおける詳細な構造のメモリマップを示す図である。

【図8】実施例2におけるフラッシュメモリのメモリマップを示す図である。

【図9】実施例2におけるフラッシュメモリのブロックnにおける詳細な構造のメモリマップを示す図である。 【符号の説明】


10…プロセッサ

12…フラッシュメモリ


14…フラッシュメモリ制御装置

16 ··· R A M

18…アドレス変換装置



【図2】




【図3】


【図8】

	論理アドレス(LA)	物理アドレス (PA)	PA[20:0] r		
	調任ノドレス(ころ)	が生ノトレス(トロ)	777F	32K 7-F·7027	31
	ላッ∮፲ ሃ ア <i>プ</i> ロック m	70-97 m 1-993197	<i>F1777</i> F0000	32K ワード・ブロック	30
			EFFFF E8000	32K ワード・ブロック	29
	ላን∮፲ዛን プロック m+1	プログラム データ エリア	ET##7 #0000	32X ワード・ブロック	28
		לייל m	DFFFF D8000	32K ワード・ブロック	27
		/ L7/ II	D1777	32K ワード・ブロック	26
	ヘッグエリア ブロック ロ	プロック ロー1 ヘッグエリア	D0000 CPFFP C8000	32K 7-F-1099	25
		プログラム データ	07FFF C000a	32K ワード・ブロック	24
7		197	37777	32K ワード・ブロック	23
	ヘッタエリア ブロック 3	ブロック m-1	88000 87FFF 80000	32K 7-F-1099	22
	ヘッダエリア プロック 2	•	A8777 A8000	32K 7-F-7097	21
	^ッ┦エリア <i>ウ</i> ロック 1	t :	ATPFF ADDOG	32K ワード・ブロック	20
		ト · ト	9FFFF 9B000	32K 7-F-1099	19
	プログラム データ エリア		97777 90000	32K 7-F-70+2	18
٠	70-97 m	ליים n איים דון איים מיים מיים מיים	8FFFF 88000	32K 7-F-70+7	17
		 	87727	32K 9-F-7599	16
	10951 9-9 11)7	プログラム データ エリア	77FTF 78000	32K ワード・ブロック	15
	プロップ m-1	ח לדינול n	77 P F F 70000	32K 7-F-7047	14
لسر		ļ ~~	87 77 68000	32K 7-F-70y7	13
7		L : L	57 F F F 60000	32K 7-F·7097	12
	プログラム データ		8777P 88000	32K ワード・ブロック	11
•	11/7		57FFP 50000	32K ワード・フロック	10
	70+7 n	プロック 2 ヘッグエリア	4FFFF 48000	32K 7-ド・ブロック	9
٠		プログラム データ	47FFF 40000	32K ワード・ブロック	8
		197	3FFFF 36000	32K 7-F-7007	7
	108=1 = h	T0+7 2	87777	32K 7-F-70v7	6
	プログラム ブーク エリア	プロック 1 ヘッグエリア	87777	32K ワード・ブロック	5
	70-7) 2	プログラム データ	27556	32K ワード・ブロック	4
		INP	1FFFF 18000	32K ワード・ブロック	3
	プログラム データ エリア	70+7 1	17777	32ド ワード・ブロック	2
	プロ+ プ 1	プロック 0 ヘッダエリア	08000	32K ワード・ブロック	1
	10521 2.0		07777	32K ワード・プロック	0
	10574 7-9 197	プログラム データ エリア		7-ド幅モード (16ビ	(ار
	ブロック 0	ל לייל 0		•	

【図4】



【図5】



- A L バトブロック 0
- B L KALTOND 1
- ヘッタエリア
- L バイトブロック m-1 ヘッグエリア
 E L バイトブロック m
- ヘッダエリア

[図6]

PA[20:0]		
177777	64K 1/41-7099	31
187977	64K M1-70+7	30
1 E O G G G	64K 1/41-70-2	29
10000	ייין און איי	48
107777	64K M1-1009	28
1 B P F F F	648 האף ילעם	27
180000 18FFFF	64K 151:-70+2	26
1 A 0 0 0 0 1 9 F F F F	64K 1511-70-7	25
190000		
10 <i>FFFF</i> 180000	64K 1/11-10-97	24
17FFFF	64K バイト・ブロック	23
170000 18ppp	64K バイト・ブロック	22
160000 15PPFP		
150000	64K パイト・プロック	21
14FFFF 140000	64K バイト・ブロック	20
137777	64K パイト・ブロック	19
130000	64K バイト・ブロック	18
180000 11PFPF	84K パイト・ブロック	17
110000		
10FFFF 10000D	64K バイト・ブロック	16
07 677	64K バイト・ブロック	15
OEPPPF	64K バイト・ブロック	14
0E0000 Odpfpf	64K バイト・ブロック	13
ODOCOD OCFFFF	64K バイト・ブロック	12
00000	042 7/11 7097	12
08FFFF 080000	641 バイト・ブロック	11
OAFFFF	64K バイト・ブロック	10
OAOOOO O9FFFF	64K バイト・ブロック	9
090000 °		
080000	64K パイト・ブロック	8
079559	64K バイト・ブロック	7
070000 06FFFF	64K バイト・ブロック	6
050000		
05FFFF 050000	64K /(1) - 70%	ō
04777	648 パイト・ブロック	4
040000 03FPFP	64K バイト・ブロック	3
030000 08FFFF	64K パイト・ブロック	2
020.000		
01FFF . 010000	64K バイト・ブロック	1
OOFFFF	64K バイト・プロック	0
000000	41) ART - 11 (Art	

八十幅+-ド(8ビット)

[図7]

PA [20:0]	D7 ·	D0	PA[20:0]	D7	D0	
XXFFFF	ブロックn の	ハッダエリア	XXFFFF	かか の消費 最下位が	上回数を表す 小が가	
XXFFEF	ブロックロブログラム	- 11	XXFFFE	プロックn の消去回数を表す中位がトカント		
	11/7		XXFFFD	カックn の消え 上位バトか	に回数を表す ント	
		11	XXFFFC	Reserved		
]		XXFFFB	10SEC	SEC	
XX0000			XXFFFA	10MIN	MIN	
			XXFFF9	10HOUR	HOURS	
XX:n?	を16進数に	変換した値	XXFFF8	10DATE	DATE	
			XXFFF7	10MONTH.	MONTH	
			XXFFF6	10YEAR	YEAR	
			XXFFF5	Reserved		
			XXFFF4	Reserved		
			XXFFF3	Reserved		
			XXFFF2	Reserved		
			XXFFF1	Reserved		
			XXFFF0	Reserved		

【図9】

